Microchip ra mắt dòng sản phẩm Ethernet Lớp Vật lý bảo mật cấp độ Terabit đầu tiên trong ngành với tính năng Gộp Cổng (Port Aggregation) dành cho kết nối doanh nghiệp và điện toán đám mây

Nhu cầu tăng băng thông và bảo mật trong cơ sở hạ tầng mạng được nâng cao bởi sự tăng trưởng của mô hình làm việc kết hợp và tính chất phân tán về mặt địa lý của các hạ tầng mạng trong mô hình kết nối không biên giới. Theo 650 Group, do ảnh hưởng của các ứng dụng AI /ML, tổng băng thông cổng 400G và 800G được dự báo sẽ tăng trưởng với tốc độ hàng năm hơn 50%. Sự tăng trưởng mạnh mẽ này đang thúc đẩy quá trình chuyển đổi sang kết nối PAM4 112G không chỉ trong trung tâm dữ liệu điện toán đám mây cũng như các thiết bị chuyển mạch và định tuyến của nhà cung cấp dịch vụ viễn thông mà còn cả trên các nền tảng chuyển mạch Ethernet doanh nghiệp. Microchip Technology Inc. (NASDAQ: MCHP) đáp ứng nhu cầu này của thị trường bằng danh mục giải pháp META-DX2 Ethernet PHY (giải pháp Ethernet lớp vật lý) với việc giới thiệu dòng sản phẩm PHY META-DX2 + mới. Đây là giải pháp đầu tiên trong ngành được phát triển để tích hợp 1,6T (terabits mỗi giây) lưu lượng mã hóa toàn trình ở tốc độ đường truyền và gộp cổng để đảm bảo kích thước nhỏ gọn nhất trong quá trình chuyển đổi sang kết nối PAM4 112G dành cho các thiết bị chuyển mạch Ethernet doanh nghiệp, thiết bị bảo mật, bộ định tuyến kết nối đám mây và hệ thống truyền tải quang.

“Việc ra mắt bốn thiết bị Ethernet Lớp Vật lý META-DX2 + mới cho thấy cam kết của chúng tôi trong việc hỗ trợ quá trình chuyển đổi sang kết nối PAM4 112G được hỗ trợ bởi bộ tái định thời META-DX và danh mục sản phẩm lớp vật lýcủa chúng tôi. Cùng với bộ tái định thời META-DX2L, giờ đây chúng tôi cung cấp một chipset hoàn chỉnh cho tất cả các nhu cầu kết nối, từ tái định thời, chuyển mạch đến chức năng tiên tiến ở lớp vật lý,” ông Babak Samimi, Phó chủ tịch phụ trách bộ phận kinh doanh giải pháp truyền thông của Microchip cho biết. “Bằng cách đảm bảo khả năng tương thích với cả phần cứng và phần mềm hiện tại, khách hàng của chúng tôi có thể tận dụng các thiết kế kiến trúc trên các hệ thống chuyển mạch và định tuyến doanh nghiệp, trung tâm dữ liệu và nhà cung cấp dịch vụ sẵn có để hỗ trợ mô hình thanh toán theo nhu cầu trong việc sử dụng các tính năng nâng cao, bao gồm bảo mật toàn trình, gộp cổng đa tốc độ và đánh dấu thời gian chính xác thông qua mô hình thuê bao sử dụng phần mềm.”

Kiến trúc đường truyền dữ liệu 1.6T có thể cấu hình của META-DX2 + vượt trội hơn các đối thủ cạnh tranh gần nhất tới 2 lần về công suất chuyển mạch cùng chế độ ghép kênh chuyển mạch bảo vệ 2:1 được hỗ trợ bởi khả năng ShiftIO độc đáo. Khả năng gộp cổng XpandIO linh hoạt tối ưu hóa hiệu quả sử dụng bộ định tuyến / cổng chuyển mạch khi hỗ trợ lưu lượng truy cập tốc độ thấp. Ngoài ra, các thiết bị như IEEE 1588 Class C / D Precision Time Protocol (PTP) hỗ trợ đánh dấu thời gian chính xác cần thiết ở cấp độ nano giây dành cho mạng 5G cũng như các dịch vụ quan trọng của doanh nghiệp. Bằng cách cung cấp một danh mục các công cụ tái định thời tương thích vớicác thiết bị lớp vật lý nâng cao với các tùy chọn mã hóa, Microchip cho phép các nhà phát triển mở rộng thiết kế của họ để bổ sung thêm MACsec và IPsec dựa trên thiết kế bảng mạch và Bộ phát triển phần mềm (SDK) chung.

Các khả năng khác biệt của META-DX2 + bao gồm:

  • Dual 800 GbE, quad 400 GbE và 16x 100/50/25/10/1 GbE MAC / PHY
  • Các engine MACsec / IPsec 1.6T tích hợp giúp giảm tải mã hóa từ bộ xử lý gói tin để các hệ thống có thể dễ dàng mở rộng quy mô lên băng thông cao hơn với bảo mật toàn trình
  • Tiết kiệm hơn 20% bo mạch so với các giải pháp cạnh tranh yêu cầu hai thiết bị cung cấp cùng một tính năng chuyển mạch6T và chế độ ghép kênh 2: 1 không mất gói tin
  • XpandIO cho phép gộp cổng của các máy khách Ethernet tốc độ thấp qua các giao diện Ethernet tốc độ cao hơn, được tối ưu hóa cho các nền tảng doanh nghiệp
  • Tính năng ShiftIO kết hợp với chuyển mạch tích hợp có khả năng cấu hình cao cho phép kết nối linh hoạt giữa các chuyển mạch, bộ xử lý và thiết bị quang bên ngoài
  • Các phiên bản thiết bị có 48 hoặc 32 cổng Long Reach (LR) có khả năng hỗ trợ 112G PAM4 SerDes bao gồm khả năng lập trình để tối ưu hóa sức mạnh so với hiệu suất
  • Hỗ trợ Ethernet, OTN, Kênh quang và tốc độ dữ liệu độc quyền cho các ứng dụng AI / ML

“Khi ngành công nghiệp chuyển đổi sang hệ sinh thái nối tiếp PAM4 112G cho các bộ định tuyến và thiết bị chuyển mạch mật độ cao, việc mã hóa tốc độ đường truyền và sử dụng hiệu quả dung lượng cổng ngày càng trở nên quan trọng,” ông Alan Weckel, nhà sáng lập kiêm chuyên gia phân tích công nghệ của 650 Group, LLC. cho biết “Dòng sản phẩm META-DX2 + của Microchip sẽ đóng một vai trò quan trọng trong việc hỗ trợ mã hóa MACsec và IPsec, tối ưu hóa dung lượng cổng với khả năng gộp cổng cùng kết nối linh hoạt các chip định tuyến/chuyển mạch sang thiết bịquang 400G và 800G đa tốc độ.

Giống như bộ tái định thời META-DX2L, dòng sản phẩm PHY META-DX2 + mới có thể được sử dụng với PolarFire®FPGA, PLL hiệu suất cao ZL30632, bộ dao động, bộ điều chỉnh điện áp và các linh kiện khác của Microchip đã được xác nhận trước như một hệ thống để giúp tăng tốc đó quá trình đưa thiết kế vào sản xuất.

Công cụ phát triển

SDK Ethernet Lớp Vật lý thế hệ thứ hai của Microchip dành cho dòng sản phẩm META-DX2 giúp hạ thấp chi phí phát triển bằng các thư viện và firmware API đã được kiểm chứng trong thực tế. SDK này hỗ trợ tất cả các thiết bị META-DX2L và META-DX2+ PHY trong dòng sản phẩm. Khả năng hỗ trợ cho các phần mở rộng giao diện ảo hóa chuyển mạch (SAI) lớp vật lý của Dự án điện toán mở (OCP) cho phép hỗ trợ PHY META-DX2 trong nhiều các Hệ điều hành mạng (NOS) hỗ trợ SAI.

Sự sẵn sàng của sản phẩm                                                                   

Dòng sản phẩm META-DX2 + dự kiến sẽ có mẫu dùng thử trong quý 4 năm 2022. Để tìm hiểu thêm thông tin, vui lòngtruy cập trang web META-DX2 + hoặc liên hệ với đại diện bán hàng của Microchip.

Xem META-DX2L Ethernet PHY tại ECOC 2022

Microchip sẽ trưng bày thiết bị PHY META-DX2L, bắt đầu mẫu dùng thử vào quý 4 năm 2021, tại gian hàng triển lãm tại Diễn đàn Kết nối Quang (OIF) trong khuôn khổ Hội nghị Châu Âu về Truyền thông Quang học (ECOC) Từ ngày 18-22 tháng 9/2022 Basel Thụy Sĩ. Microchip và các thành viên OIF khác sẽ giới thiệu khả năng tương thích hoạt động của sản phẩm từ nhiều nhà cung cấp, qua đó thúc đẩy hoạt động phát triển các giải pháp cho nền tảng mạng toàn cầu tại gian hàng số 701 tại Trung tâm Hội nghị Basel.

Quảng cáospot_img
Quảng cáospot_img

Tin liên quan